本文介绍了一种参阅振荡器与时钟分配缓冲器的选型办法，用于优化锁相环(PLL)的带内相位噪声功能。评价参阅源适用性有两种办法：(1)依据PLL的归一化相位噪声核算等效输入参阅噪声底，以便与参阅源作比较；(2)将参阅相位噪声曲线折算到PLL输出频率，以便与理论带内曲线进行直接比较。本文还评论了参阅输入转化速率对AM-PM转化的影响。仿真成果展现了抱负参阅装备与非抱负参阅装备之间的实践差异。

  为优化锁相环(PLL)的带内相位噪声功能，挑选正真合适的参阅振荡器和时钟分配缓冲器至关重要。图1展现了典型的参阅振荡器、参阅分配缓冲器、PLL和压控振荡器(VCO)框图。如图2所示，参阅振荡器或时钟分配缓冲器的输出频率、相位噪声曲线和输出信号转化速率都会影响PLL的带内相位噪声功能。带内噪声是指在PLL环路带宽内的偏移频率处的噪声，如图2所示。

  本文供给了一种用抱负参阅源时理论确认PLL带内相位噪声功能的办法，并介绍了一种快速预算非抱负参阅振荡器和时钟分配缓冲器附加效应的办法，并且完成了在ADIsimPLL™中比较抱负参阅与非抱负参阅的PLL仿真。

  图1中的PLL/VCO构成一个反应环路，将VCO确定到输入参阅频率。环路确守时，fVCO由fREF与分频器值（RDIV、NDIV），如公式1。

  PLL输出频率fOUT时发生的带内相位噪声底(LOUT)可经过公式4和公式5核算。大多数PLL数据手册供给LNORM，一般称为FOM。LNORM随温度、电荷泵电流、参阅输入转化速率及其他变量而改动，如数据手册中的典型功能曲线所示。

  这个成果代表运用抱负（无噪声）参阅源时，PLL输出频率10GHz时的理论带内相位噪声底。

  如公式4和公式5所示，输出带内相位噪声随NDIV数值以每十倍频程20dB的速度添加。因而，为取得最低的输出带内相位噪声，应挑选使fPFD最大化、NDIV最小化的参阅频率。

  在十分低的偏移频率处，带内噪声或许会遭到PLL的1/f噪声的影响。运用公式7近似核算给定偏移频率(fOFFSET)处的归一化1/f噪声(L1/f)。

  图3制作了fPFD = 100MHz和500MHz时，公式4、公式7和公式10的带内相位噪声成果。带内相位噪声底(LOUT)随fPFD改动，且不随偏移频率改动。相反，1/f噪声(LOUT(1/f))不随fPFD改动，而以10dB/十倍频程的速率随偏移频率改动。

  参阅源挑选：参阅噪声对PLL带内相位噪声曲线：从PLL的带内相位噪声底核算参阅相位噪声底

  为了最小化体系相位噪声的影响，LREF 应小于LIN。公式12核算体系相位噪声；公式13将该影响归一化到LIN（图5）。例如，LNORM为-240dBc/Hz，参阅输入频率为100MHz的PLL发生的LIN为-160dBc/Hz。由图5可知，参阅源的相位噪声底有必要至少为–170dBc/Hz，才干使其对体系相位噪声的影响不超越0.4dBc/Hz。

  图6给出了两个100MHz晶体参阅源的相位噪声曲线。前者为超低相位噪声晶体振荡器(ULPN XO)，后者示例为一款业界抢先相位噪声功能的恒温晶体振荡器（OCXO)。高功能OCXO的本钱一般是ULPN XO的10倍至100倍。

  PLL带内相位噪声底随参阅输入转化速率改动，其成因是起伏调制到相位调制(AM-PM)转化，即起伏噪声转化为相位噪声。1 参阅输入转化速率越快，AM-PM转化越弱，LNORM越优。部分制造商供给了PLL带内归一化相位噪声底随参阅输入转化速率改动的典型曲线：归一化带内相位噪声底与参阅输入转化速率的联系

  正弦波参阅源与方波参阅源的转化速率比较具有必定困难。正弦波厂商一般以频率和dBm为起伏表明信号；方波厂商一般以上升时间和以V为单位的起伏表明信号。公式17用于在50Ω体系中将dBm换算为VPEAK，或拜见ADI核算器。公式18和公式19别离用于核算正弦波和方波的转化速率。图9针对若干常用参阅频率制作了公式18的核算成果。

  时钟分配缓冲器将单个参阅源分配到多个PLL（图1）。参阅功能受时钟缓冲器噪声底和输出转化速率影响；时钟缓冲器的输入转化速率考量与上一节所述PLL的输入转化速率考量相同。本节关键评论时钟缓冲器的附加噪声特性。分配后的参阅信号相位噪声由参阅相位噪声与缓冲器附加相位噪声一起构成。公式20用于核算参阅分配网络的总相位噪声。

  LREFBUF = fREF频率时LREF与LBUFFER相位噪声的预算组成值

  前几节给出了参阅源与时钟缓冲器选型的剖析办法。或许，也可运用PLL仿真软件（如ADIsimPLL），ADIsimPLL可从ADI官网免费下载。本文关键介绍要害仿真关键，不供给分步教程。ADIsimPLL供给在线训练资料和协助菜单作为额定支撑。本文评论的三个100MHz参阅模型（OCXO、OCXO加时钟缓冲器以及ULPN XO）均在ADIsimPLL中运用ADF4377 PLL/VCO进行了仿真。选用该PLL/VCO是因其LNORM和L1/f与前文理论PLL附近。参阅模型经过Reference Library Editor （Libraries菜单）创立，并在Phase Noise Table选项卡中输入相位噪声。请参阅图11。

  仿真依据成果得出，参阅源与时钟缓冲器的不同选型，会使PLL带内相位噪声相差零点几dB到20dB以上。关于要求在偏移小于10kHz处完成最低相位噪声的使用，两者的选型都至关重要，并或许明显影响体系本钱。

  表5总结了fOUT = 10GHz时三种参阅源供给方法的比照。OCXO的近端偏移相噪功能最佳，但本钱最高。添加时钟缓冲器会使1kHz偏移处的相噪功能恶化约9dB，10kHz偏移处恶化约16dB。关于可容忍偏移高于30kHz处相噪功能由参阅源噪声主导的使用，ULPN XO是本钱更低的代替计划。

  1 “随机噪声对时序颤动的影响——理论与实践”。Maxim Integrated，2005年9月。

  Jules Nikko De La Cruz结业于泽维尔大学，获电子工程学位。他现任ADI广泛商场频率生成事业部的产品使用工程师，专心于直接数字组成(DDS)与时钟解决计划。